

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000236237 A

(43) Date of publication of application: 29 . 08 . 00

(51) Int. Ci

H03K 5/08

(21) Application number: 11034822

(71) Applicant:

SEIKO INSTRUMENTS INC

(22) Date of filing: 12 . 02 . 99

(72) Inventor:

**INOUE SHIGETO** 


# (54) SEMICONDUCTOR INTEGRATED CIRCUIT

### (57) Abstract:

PROBLEM TO BE SOLVED: To reduce the offset of a comparator by arranging a 1st protecting element for gate oxide film protection for a metal wire connected to a 1st MOS transistor(TR), forming a differential stage and a 2nd protecting element for gate oxide film protection for a metal wire connected to a 2nd MOS TR.

SOLUTION: A 1st protecting element for gate oxide film protection is arranged for the metal wire connected to the gate electrode of the 1st MOS TR forming the differential stage. Furthermore, a 2nd protecting element for gate oxide film protection is arranged for the metal wire connected to the gate electrode of the 2nd MOS TR forming the differential stage. For example, a PMOS differential comparator circuit has a normally off type NMOS TR Q5 formed at the gate electrode of a 1st PMOS TR Q1 forming a differential stage. Furthermore, a normally off type NMOS TR Q6 is formed at the gate electrode of a 2nd PMOS TR Q2.

COPYRIGHT: (C)2000,JPO



### (19)日本国特許庁(JP)

5/08

# (12) 公開特許公報(A)

(11)特許出線公開音号 特開2000-236237 (P2000-236237A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.CL'

HOSK

識別記号

FI

テーマコート (参考)

HOSK 5/08

E 5J039

# 審査前求 有 商求項の数2 OL (全 4 頁)

(21)山麻番号

**转顧平11-34322** 

(22)出頭日

平成11年2月12日(1999.2.12)

(71)出頭人 000002325

セイコーインスツルメンツ株式会社

(72) 発明者 井上 成人

千葉県千葉市美浜区中瀬1丁目8番地 セ

イゴーインスツルメンツ株式会社内

(74)代理人 100096286

介理士 林 敬之助

Pターム(参考) 5j039 DA09 iB18 DC05 KK17 KK18


MATR

## (54) 【発明の名称】 半導体集積回路

# (57)【要約】

【課題】 コンパレータのオフセットを低減した半導体 集積回路の提供。

【解決手段】 MOSトランジスタからなるコンパレータ回路の差動段のトランジスタのゲート電極にゲート酸化膜保護素子を設け、プラズマプロセスにおいてもゲート酸化膜保護用素子により差動段のMOSトランジスタのゲート酸化膜が劣化しない。



#### 【特許請求の簡用】

【請求項1】 差動段と電流ミラー回路からなる負荷段を有するコンパレータ回路において。

1

前記差動段を形成する相対する第1のMOSトランジスタのゲート電極に繋がる金属配線にゲー。上酸化漿原護用。 の第1の保護素子を配置し

前記室動段を形成する相対する第2のMOSトランジスタのゲート電極に繋がる全民配線にゲート酸化機保証用の第2の保証素子を配置したことを特徴とする半導体集積回路。

【語求項2】 前記第1の保護業子または前記第2の保護素子がノーマリオフ型MOSトランジスタまたはダイオードであることを特徴とする請求項1記載の半導体集 請回路。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンパレータ回路 のオフセット低級に関するものである。

#### [0002]

【従来の技術】AL配線等による1層金属配線の場合には、第4図に示すように、差動段を形成する相対する第1のMOSトランジスタのゲート電極に接続する配線は、他のトランジスタのドレインかソースに接続されるために、第1のMOSトランジスタと第2のMOSトランジスタのゲート電極には、それぞれ寄生的にダイオードが接続されていることになっていた。また負荷段を構成するトランジスタでも同様に寄生的にダイオードが形成されていた。通常この寄生ダイオードは甚板とドレインもしくはソースから成るために、耐圧はPN接合の接合耐圧で決まっていた。

【0003】Aし配線等による多層金属配線の場合には、第5図に示すように差断股を形成する相対する第1のMOSトランジスタと第2のMOSトランジスタのゲート電極に接続する配線は1層目の金属配線により他のトランジスタのドレインもしくはソースに接続するか、あるいは接続せず、2層目の金属配線によって他のトランジスタのドレインもしくはソースに接続していた。【0004】

【発明が解決しようとする問題点】従来技術では差動段のMOSトランジスタに繋がるダイオードは寄生的なものであった為にダイオードの降伏宮圧が高く、差勁段を形成するMOSトランジスタのゲート酸化膜の破壊宮圧に近い電圧が掛かってしまっており、差動段を構成するMOSトランジスタのゲート酸化膜にダメージが残る場合にはコンパレータのオフセットの原因になっていた。また寄生的なダイオードであるので差勁段を構成するトランジスタのゲート電極から寄生ダイオードまでの配復の長さは左右対称になるととはなく、差動段を構成する相対するトランジスタに入るダメージが異なる為にこれもオフセットの原因になっていた。

【0005】また多層金属配線にて差動段を形成する場合。相対する第1のMOSトランジスタと第2のMOSトランジスタのゲート電極に接続する配線は1層目の金属配線により他のトランジスタのドレインもしくはソースに接続していない場合には、1層目の金属配線と2層目の金属配線間の層間絶縁膜を形成するプラズマを用いた工程において、差動段を構成するMOSトランジスタのゲート酸化膜に大きなダメージを残し、コンパレータのオフセットの原因になっていた。

### 10 [0006]

【課題を解決するための手段】上記問題点を解決する為に、ノーマリオブ型のNMOSトランジスタ、もしくはダイオードを差勁段を構成する第1のMOSトランジスタ及び第2のMOSトランジスタのゲート電極と接続した。ここで、ノーマリオブ型NMOSトランジスタは、ゲート電極とドレイン間の電界によって寄生ダイオードに比べて降伏電圧が低いので、差勁段を構成する第1のMOSトランジスタ及び第2のMOSトランジスタのゲート酸化膜に掛かる電界を低く出来る。 降伏耐圧を下げたダイオードも同様である。

# [0007]

【発明の真施の形態】(実施例1)第1図に本発明の真 旋側のPMOS差動のコンパレータ回路を示す、差動段 ! 1を形成する第1のPMOSトランジスタQ1. 第2 のPMOSトランジスタQ2と電流ミラーを形成する負 荷段12の第1のNMOSトランジスタQ3、第2のN MOSトランジスタQ4からなる。差畸段を形成する第 1のPMOSトランジスタQ1のゲート電極にはノーマ リオフ型のNMOSトランジスタQ5が形成され、第2 36 のPMOSトランジスタQ2のゲート電極にもノーマリ オフ型NMOSトランジスタQ6が形成された構成とな っており、この時Q1のゲート電極とQ5間の距離L1 とQ2のゲート電極とQ6間の距離し2はほぼ等しくな るように左右対称に配置されている。コンパレータの動 作差動段のVref、Vin入力を比較しVoutの値 がVssかVddを出力する。工程中のプラズマプロセ スにおいてはブラズマの電荷のためにウエハーが帯電 し、ゲート酸化膜が劣化もしくはゲート酸化膜と基板の、 界面が劣化する。よってゲート酸化漿の保護用として入 れる帯電した電荷を逃がすための素子はゲート酸化膜の 絶縁耐圧よりも十分マージンを持って低い管圧で機能す ることが好ましい。ゲート酸化膜にダメージを残さない ためには酸化膜にかかる電界8MV/cm以下の電圧で 保護素子が機能することが重要である。本真施例で用い ているノーマリオフ型NMOSトランジスタは、ゲート 酸化験が200オングストロームの酸化膜を使用したブ ロセスの場合にドレイン耐圧が14-15 V程度とゲー ト酸化膜にかかる電界は8MV/cm以下となる。

【0008】差勁段を形成するMOSトランジスタがL 50 DD構造を有する場合には、ノーマリオフトランジスタ Q5及びQ6はシングルドレイン構造となるようにすると、ノーマリオフトランジスタをLDD構造とした場合に比べて、よりドレイン耐圧が低くでき、またドレインの陽伏電圧以下でもドレインと基板間のトンネル電流が流れゲート電極に溜まった電荷を逃がすことができ、プロセス中に登跡段を形成するトランジスタのゲート酸化膜に掛かる電圧を低減することが出来る。

(実施例2)第2図に本発明の実施例の別のNMOS差 動のコンパレータ回路を示す。差動段を形成する第1の NMOSトランジスタQ1、第2のNMOSトランジス タQ2と電流ミラーを形成する第1のPMOSトランジ スタQ3、第2のPMOSトランジスタQ4からなる。 差勁段を形成する第1のNMOSトランジスタQ1のゲ ート電極には適方向にバイアスされるダイオードDlが 形成され、第2のNMOSトランジスタQ2のゲート電 極にも逆方向にバイアスされるダイオードD2が形成さ れた構成となっている。この時Q1のゲート電極とD1 間の距離L1とQ2のゲート電極とD2間の距解L2は ほば等しく左右対称になるように配置されている。これ **ろのダイオードの逆方向の耐圧は実施例1と同様にゲー 20** ト酸化膜にダメージを残さないためには酸化膜にかかる 電界8MV/cm以下の電圧で保護素子が機能すること が重要である。

【0009】ととで用いるダイオードは、寄生ダイオードよりも降伏電圧が低くなるように第3図に示すようなゲート電極付きでゲート電極の電位がVssとなっているダイオードが好ましいが、本実施例に示したように通常のダイオードでも左右対称に近くなるように入れると効果がある。実施例においてはPMOS差動コンパレータのノーマリオフ型NMOSトランジスタによる保護、NMOS差動コンパレータのNMOS差動のダイオード\*

\*による保護について述べたが逆であっても構わない。 【0010】

【発明の効果】本発明のように実施されたコンパレータ 回路は、差動段の相対するトランジスタが多層配線工程 時のプラズマダメージを受けないので、オフセットを持 たないコンパレータ回路を構成出来る。実施例において はP型半導体基板上に設けられたNMOS差動型及びP MOS差動型のコンパレータについてのみ述べたが、N 型半導体基板に設けられたNMOS差動型及びPMOS 差動型のコンパレータに関しても同様である。

### 【図面の餌草な説明】

【図1】本発明によるPMOS差動のコンパレータの回 脳図である。

【図3】ゲート電極付きでゲート電極の電位がVssとなっているダイオードを示す。

【図4】従来技術の回路図である。

【図5】従来技術の回路図である。

#### 20 【符号の説明】

- 1 第1のPMOSトランジスタQ1
- 2 第2のPMOSトランジスタQ2
- 3 第1のNMOSトランジスタQ3
- 4 第2のNMOSトランジスタQ4
- 5 第1のノーマリオフ型NMOSトランジスタQ5
- 6 第2のノーマリオフ型NMOSトランジスタQ6
- 7 ダイオードD1
- 8 ダイオードD2
  - 0 Q1のゲート電極とQ5間の距離し1
- 10 Q2のゲート電極とQ6間の晒解L2

